基本情報技術者 学習ページ|科目A・コンピュータ構成要素
バスの種類と性能
コンピュータ内部では、複数の装置がバスを通して情報をやり取りします。アドレス、データ、制御の役割と、接続範囲によるバスの違い、バス幅とクロック周波数から求める転送性能を確認します。
三つの信号線
アドレスバスは、主記憶や入出力装置などのどこを対象にするかを示すアドレス情報を伝えます。データバスは、命令やデータそのものを伝えます。コントロールバスは、読出しや書込みなど、各装置の動作を制御するための信号を伝えます。これらの信号線をまとめて一つのバスとして扱う構成もありますが、役割は伝える情報によって区別します。
アドレス、データ、制御は伝える情報が異なる。
接続範囲で分ける
システムバスは、プロセッサ、主記憶、入出力系など、コンピュータの主要部分を接続するためのバスです。メモリバスは主にプロセッサと主記憶側の高速なデータ転送に関わり、入出力バスは周辺装置や入出力インタフェースとの接続に関わります。実際の構成では複数種類のバスやブリッジを組み合わせ、速度や用途の異なる装置を接続します。
バスは接続する装置や範囲によって役割が異なる。
直列と並列
シリアルバスは、少ない信号線でビット列を順に送る方式です。パラレルバスは、複数の信号線を使って複数ビットを同時に送ります。パラレルだから常に高速とは限らず、転送速度は信号周波数や転送方式、配線条件などにも左右されます。PCIは、コンピュータ内部で周辺装置を接続するバスの一例です。
直列・並列だけで速度を決めつけない。
転送速度を求める
1回の転送でバス幅と同じビット数を送り、1クロックごとに1回転送できる単純な条件なら、理論上の転送速度は「バス幅×クロック周波数」でビット毎秒として求められます。バイト毎秒へ直すときは8で割ります。実際の性能はバスのアクセスモードや待ち時間などの影響を受けるため、計算問題では「1クロックに何回転送するか」などの条件を確認します。
転送速度はバス幅と転送回数の条件から求める。
本番の形で解いてみる
科目Aの形: 四肢択一(計算)(このページのために作った問題)
48ビット幅のバスが125MHzで動作し、1クロックごとに1回、バス幅と同じ48ビットを転送する。1MBを10の6乗バイトとすると、理論上の転送速度は何MB/sか。
- 6000MB/s
- 750MB/s
- 1000MB/s
- 125MB/s
答えと解説を見る
正解: 750MB/s
48ビットは6バイトなので、1回の転送量は6バイトです。1秒に125×10の6乗回転送するため、6×125=750となり、理論上の転送速度は750MB/sです。6000は8で割る前のビット毎秒の値で、1000は8バイト幅と取り違えた値です。
まちがえやすい点: ビットをバイトへ直すときは8で割り、48ビットを6バイトとして計算する。
科目Aの形: 四肢択一(このページのために作った問題)
バスの役割の対応として、最も適切なものはどれか。
- アドレスバス―アクセス対象を示す情報を伝える。
- アドレスバス―読出しや書込みを指示する制御信号を伝える。
- データバス―アクセス対象のアドレス情報を伝える。
- コントロールバス―命令やデータ本体を伝える。
答えと解説を見る
正解: アドレスバス―アクセス対象を示す情報を伝える。
アドレスバスはアクセス対象のアドレス情報を伝えます。データバスは命令やデータ本体、コントロールバスは読出しや書込みなどの制御信号を伝えます。イ・ウ・エは三つのバスの役割を入れ替えた説明です。
まちがえやすい点: 三つのバスは、信号線の本数ではなく伝える情報で区別する。
科目Aの形: 四肢択一(このページのために作った問題)
バスの構成に関する説明として、最も適切なものはどれか。
- メモリバスは、主に周辺装置と入出力インタフェースを接続するために用いられる。
- 入出力バスは、周辺装置や入出力インタフェースとの接続に用いられる。
- システムバスは、主に外部周辺装置どうしを接続し、プロセッサや主記憶との接続には用いられない。
- シリアルバスは、複数の信号線で複数ビットを同時に送る方式である。
答えと解説を見る
正解: 入出力バスは、周辺装置や入出力インタフェースとの接続に用いられる。
入出力バスは、周辺装置や入出力インタフェースとの接続に関わるバスです。メモリバスは主記憶側、システムバスは主要部分の接続に関わり、複数ビットを複数線で同時に送る説明はパラレルバスに当たります。
まちがえやすい点: 入出力バス、メモリバス、システムバスは接続対象の違いで区別する。
基本情報の学習ページ
ほかの学習ページの一覧と、2択の用語カード(750語)は、基本情報技術者のページにあります。
基本情報技術者のページへ →このページの内容は、IPA「基本情報技術者試験 シラバス Ver.9.2」(2026年1月公表)と試験要綱Ver.5.6の範囲にもとづきます(2026年10月確認)。IPAは2027年度春ごろから新しい試験制度に移る予定です。